Resumen

Generadores de paridad Par/Impar Los circuitos electrónicos digitales se basan en la transmisión y el procesamiento de información, lo que hace necesario verificar que la información recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayoría de los casos el error en la transmisión se produce en un único bit. El método más sencillo y eficaz de comprobación de la transmisión de datos consiste en añadir a la información transmitida un bit más, con la misión de que el número de 1 transmitidos en total sea par (paridad par), o impar (paridad impar).

En los sistemas de transmisión y recepción de datos digitales es necesario comprobar errores en la información enviada. Esto se realiza chequeando los bits que forman el dato de manera tal que el receptor pueda detectar y/o corregir si hubo cambio en uno o más bits. Se realiza de la misma manera que el de paridad par pero con la condición de que el bit de paridad P se complete con 1 si es par y 0 si es impar ya que el diseño es para un generador de paridad impar.

Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el número de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sería como se muestra en la tabla de verdad: P = paridad par, es decir un número de 1 par. I = paridad impar, es decir un número de 1 impar. Las funciones canónicas serán

Cuya posible implementación se muestra en la figura:

Paridad par: El bit de paridad será un 0 si el número total de 1 a transmitir es par. La suma de los bits que son unos, contando datos y bit de paridad dará siempre como resultado un número par de unos.

Paridad impar: El bit de paridad será un 1 si el número total de 1 es impar, el número de unos (datos + paridad) siempre debe ser impar. Se realiza con la misma manera que el de paridad par pero con la condición de que el bit de paridad P se complete con 1 si es par y 0 si es impar ya que el diseño es para un generador de paridad impar.